컴퓨터 칩이 만들어지는 방법: 실리콘 웨이퍼에서 최종 칩까지

컴퓨터 칩은 어떻게 만들어지나요? 가장 짧고 유용한 대답으로 칩은 정제된 실리콘으로 시작하여 광택 웨이퍼가 되고 필름 성장,포토리소그래피, 에칭,도핑, 청소,검사의 여러 주기를 거친 후 테스트,잘게 썰기,포장 및 다시 테스트됩니다. 그 순서는 깔끔하게 들립니다. 실제 작업은 덜 깔끔합니다. 하나의 실리콘 웨이퍼는 스마트 폰,서버, 자동차 및 공장 제어와 같은 전자 장치의 메모리 칩,CPU, 센서,전원 장치 또는 응용 분야별 집적 회로가되기 전에 수백 가지의 엄격하게 제어되는 프로세스 이동을 볼 수 있습니다. 오염의 한 점,두께 오류,약한 포토 레지스트 결과 또는 거친 웨이퍼 슬라이싱은 좋은 실리콘을 스크랩으로 바꿀 수 있습니다.

빠른 사양

출발 물질	웨이퍼로 슬라이스된 고순도 실리콘 크리스탈
코어 웨이퍼 단계	주괴 슬라이싱, 랩핑, 연마, 청소, 검사
패터닝 방법	포토리소그래피; 선택된 고급 노드에 대한 EUV
반복된 팹 주기	필름을 증착하거나 성장시키고, 저항을 코팅하고, 노출시키고, 현상하고, 에칭하고, 도핑하고, 청소하고, 검사하십시오
백엔드 단계	웨이퍼 프로브, 다이싱, 패키징, 번인 또는 최종 테스트
구매자 교량	웨이퍼 절단은 커프 손실, TTV, 표면 손상, 파손 위험 및 이후 수율 작업에 영향을 미칩니다

마이크로칩은 제작 시설에서 만들어지지만 속기는 사슬을 숨길 수 있습니다. 초보 설명에서 모래는 순수한 실리콘으로 녹아 정제됩니다; 결정 성장 후 잉곳은 얇은 웨이퍼로 슬라이스됩니다. 칩 제작 중에 화학 기상 증착 및 물리적 기상 증착과 같은 방법으로 재료가 추가됩니다. 이산화규소 층은 포토리소그래피로 알려진 공정과 도핑이라는 공정이 패턴과 전도도를 설정하기 전에 절연체 역할을 할 수 있습니다.

실리콘 칩은 실리콘으로 만들어지며 대부분의 주류 마이크로 전자 장치는 실리콘 웨이퍼로 만들어지지만 칩 설계는 결과가 아날로그 칩,디지털 칩,응용 분야별 통합 칩,메모리 또는 프로세서 장치가 될지 여부를 결정합니다. 칩의 유형은 전기 연결,패키지 선택 및 최종 장치가 컴퓨터 처리를 위해 데이터를 처리하는 방법을 설정합니다. 웨이퍼는 밀리미터 규모의 두께로 측정되는 반면 기능은 크기가 나노미터 일 수 있기 때문에 마이크로 칩 제조는 칩 기술과 정밀 재료 취급이 모두 필요하므로 규모에 맞게 칩을 만듭니다. 나중에 웨이퍼는 다이로 절단됩니다.

반도체 산업에서 전화기,차량, 서버,제어 보드용으로 만들어진 마이크로칩은 칩 산업 공급망을 통해 형성된 전자 회로 집합입니다. 극자외선 리소그래피는 믿을 수 없을 정도로 작은 특징에서 작동하는 반면,도펀트는 웨이퍼가 완성된 장치가 되기 전에 실리콘의 특성을 변화시킵니다.

컴퓨터 칩은 어떻게 만들어지나요? 9 단계 프로세스 한눈에 보기

를 이용하세요 웨이퍼-투-칩 9-게이트 지도 일하는 정신 모델로서요. 각각의 게이트는 원료를 일하는 전자회로에 가까운 것으로 바꿉니다. 또한 공정 오류가 어디에서부터 비용이 들기 시작하는지 보여줍니다.

게이트	주요 작업	결함 위험	제어점	구매자 또는 엔지니어 질문
1	실리콘을 정제합니다	잘못된 불순물 수준	저항력과 크리스탈 품질	어떤 등급이 필수인가요?
2	잉곳을 재배합니다	수정 결점	방향 및 도펀트 프로파일	어떤 웨이퍼 직경과 방향?
3	슬라이스 웨이퍼	Kerf 손실, TTV, 지하 손상	철사 속도, 철사 직경, 긴장	톱이 평탄함을 유지할 수 있습니까?
4	폴란드어 및 깨끗하고	입자, 거칠기, 얼룩	표면 거칠기와 청결	슬라이싱 후에는 어떤 검사가 이루어지나요?
5	영화를 만드세요	불균일한 층	필름 두께 및 응력	웨이퍼는 반복 사이클을 위해 준비되어 있습니까?
6	인쇄 본	정렬 또는 노출 오류	오버레이 및 선폭	어떤 리소그래피 단계가 한계를 설정합니까?
7	에칭과 도프	잘못된 기하학 또는 전도성	식각 프로필 및 이온 용량	나중 레이어도 여전히 정렬할 수 있나요?
8	테스트 및 주사위	나쁜 다이, 부서진 가장자리	웨이퍼 프로브 및 다이싱 품질	약한 다이는 어떻게 처리됩니까?
9	패키지 및 최종 테스트	열 또는 연결 실패	패키지 신뢰성 및 최종 테스트	어떤 기기 클래스가 배송되고 있나요?

컴퓨터 칩은 단일 재료 작업이 아닙니다. 일련의 재료 과학,광학, 화학,전기 테스트 및 포장 선택에서 비롯됩니다. 그렇기 때문에 한 단계의 짧은 중단으로 인해 전체 라인이 느려질 수 있습니다.

실리콘 우선: 컴퓨터 칩이 웨이퍼로 시작하는 이유

실리콘은 전기 전도성을 조정할 수 있기 때문에 중요합니다. NIST는 실리콘과 같은 재료를 집적 회로의 기반으로 설명합니다. 왜냐하면 컴퓨팅, 통신, 건강, 운송 및 기타 전자 장치에 복잡한 칩을 가능하게 하기 때문입니다.

실제로 칩 제조는 단결정 실리콘 잉곳으로 시작합니다. 제조업체는 잉곳을 성형하고 얇은 원형 웨이퍼로 슬라이스합니다. BYU Cleanroom 은 웨이퍼를 잉곳에서 잘라내어 반도체 장치 및 집적 회로에 사용되는 단결정 반도체 재료의 얇은 원형 슬라이스로 정의합니다.

표준 실리콘 웨이퍼 직경은 소형 연구용 웨이퍼에서 300mm 생산용 웨이퍼에 이릅니다. 더 큰 웨이퍼는 공정 실행당 더 많은 다이를 운반할 수 있지만 평탄도,활, 날실 및 전체 두께 변화에 대한 막대를 올립니다. 품질이 좋지 않은 슬라이싱은 첫 번째 회로 레이어가 구축되기 전에 추가 작업을 생성합니다.

장비를 비교하는 독자를 위한 DONGHE 의 실리콘 웨이퍼 절단 와이어 톱 페이지는 칩 설명에서 웨이퍼 준비까지 관련 브리지입니다. Fabs 는 스포트라이트를 받을 수 있지만 웨이퍼는 이력을 가진 그 fab 에 들어갑니다: 잉곳 성장,슬라이싱, 표면 작업,청소, 검사.

웨이퍼 제작: 칩 레이어를 구축하는 반복 주기

일단 닦은 실리콘 웨이퍼가 웨이퍼 제작으로 들어가면,작업은 디자인으로 반복됩니다. 아무 fab 도 1 개의 통행에 있는 전체적인 전자 회로를 당기지 않습니다. 대신에,반복되는 주기를 통해 박막,패턴이 있는 지역,절연체, 도핑된 지역 및 금속 경로의 더미를 건설합니다.

주기 단계	무슨 일이 일어나는지	무엇이 잘못 될 수 있습니다
성장 또는 예금	이산화규소, 금속, 유전체 또는 기타 필름을 추가합니다	두께 드리프트, 응력, 오염
외투 저항	감광성 포토레지스트 적용	코팅 공극, 입자, 접착력 저하
노출하고 개발하십시오	마스크 패턴을 웨이퍼로 전송합니다	오버레이 오류, 선폭 드리프트
에칭	노출된 물질을 제거한다	측벽 손상, 잔류물, 오버에치
마약	제어된 불순물을 추가하여 전도도를 변경합니다	잘못된 복용량이나 깊이
청소하고 검사하십시오	잔여물을 제거하고 결과를 측정합니다	입자가 남음; 나쁜 웨이퍼는 계속 움직입니다

NIST는 실리콘 웨이퍼에 얇은 층을 깔고 패턴을 전달하며 재료를 제거하여 맞춤형 칩을 만드는 기기를 갖춘 반도체 시설을 설명합니다. 그 짧은 설명은 웨이퍼 제작의 핵심입니다.

포토리소그래피 및 EUV: 작은 회로 패턴이 인쇄되는 방법

포토리소그래피는 웨이퍼에 회로 설계를 전송합니다. 엔지니어는 웨이퍼에 포토레지스트를 코팅하고 마스크를 통해 노출시킨 후 이미지를 현상한 다음 에칭 또는 기타 단계를 위해 계속 보냅니다. 엔지니어는 트랜지스터와 상호 연결이 다층 전자 회로를 형성할 때까지 패터닝 사이클을 계속해서 반복할 수 있습니다.

컴퓨터 칩은 어떻게 단계별로 만들어지는가?

단계적으로, 컴퓨터 칩은 실리콘을 순화하고, 수정같은 주괴를 성장하고, 웨이퍼로 그 주괴를 자르고, 닦고 청소하고, 각 웨이퍼를 닦고, photolithography로 회로 본을 인쇄하고, 멀리 선택한 물자를 식각하고, 지역을 전기 현재를 통제하기 위하여 진한 액체로 처리하고, 상호 연결 형성, 웨이퍼를 시험하고, 개인적인 칩으로 그것을 깎아내고, 그 거푸집을 포장하고, 완성되는 장치를 시험해서 만들어집니다. 몇몇 칩은 깊은 자외선 공구를 가진 성숙한 과정 마디를 사용합니다; 선정된 진보된 칩은 가장 단단한 본을 다듬는 단계를 위한 EUV 석판인쇄를 사용합니다.

리소그래피 유형	빛 파장	왜 중요한가	하드 부분
깊은 UV	193nm	많은 대용량 패터닝 레이어에 사용됩니다	다중 패터닝 및 오버레이 제어
EUV	13.5nm	더 적은 패터닝 동작으로 더 작은 기능을 인쇄하는 데 도움이 됩니다	진공 경로, 근원 힘, 거울, 저항, 오염

NIST 의 EUV 작업은 속기 뒤에 엔지니어링 현실을 제공합니다. EUV 는 단지 “더 짧은 빛”이 아닙니다. 공기는 그것을 흡수하고,거울은 반사율을 잃을 수 있으며,재료의 아웃 가스가 발생할 수 있으며,탄소 오염은 EUV 광자 아래에서 형성 될 수 있습니다.

“그건 큰 변화가 될거야.”

– NIST 물리학자 Shannon Hill은 193nm DUV에서 13.5nm EUV로의 전환을 설명합니다

에칭, 도핑 및 상호 연결: 회로가 작동하기 시작하는 방법

노출 및 개발 후 에칭은 선택한 영역의 재료를 제거합니다. 습식 에칭은 화학을 사용합니다. 건식 에칭은 플라즈마를 사용합니다. 어느 쪽이든 목표는 거친 절단이 아닌 제어 된 제거입니다. 좋은 에칭은 패턴을 보존하고 다음 레이어를 준비합니다.

도핑은 실리콘의 전기적 특성을 변화시킨다. BYU 클린룸은 도펀트를 실리콘 예제 중 붕소,인, 비소,안티몬과 함께 p 형 또는 n 형 전도성을 확립하기 위해 반도체에 의도적으로 도입 된 요소로 정의합니다. 이러한 작은 불순물 첨가로 인해 영역이 일반 실리콘이 아닌 트랜지스터의 일부로 작용할 수 있습니다.

엔지니어링 참고 사항: 오염은 작은 세부 사항이 아닙니다

NIST 는 수축 칩이 오염에 더 민감하게 되고,EUV 의 연구는 압력에 선형적이지 않은 거울 오염 거동을 발견했다고 지적합니다. 칩 라인이 측정을 중심으로 구축되어 있기 때문에 중요합니다. 더 깨끗하고 평평하며 손상이 적은 웨이퍼는 수율을 보장하지 않지만 패터닝이 시작되기도 전에 피할 수 있는 문제의 수를 줄여줍니다.

그런 다음 상호 연결 형성은 트랜지스터를 회로로 연결합니다. 금속 라인과 절연층은 격리 된 장치 구조를 논리 칩,메모리 칩,마이크로 프로세서,센서 또는 전원 장치로 바꿉니다. 이 미세한 회로에는 트랜지스터 영역,저항기 구조 및 나노 미터 규모의 적층 도시로 배선 된 기타 빌딩 블록이 포함될 수 있습니다.

테스트, 주사위, 패키지: 웨이퍼가 개별 칩이 될 때

웨이퍼는 패터닝이 끝나는 순간 완성된 칩의 트레이가 되지 않습니다. 먼저 웨이퍼를 프로빙합니다. 전기 테스트를 통해 어떤 다이가 설계 목표를 충족하는지,어떤 다이가 낮은 등급에서 판매될 수 있는지,어떤 다이를 폐기해야 하는지 식별합니다.

다이싱은 웨이퍼를 개별 칩으로 절단합니다. BYU Cleanroom 은 다이싱을 반도체 웨이퍼를 개별 칩으로 절단하는 것으로 정의하며,각각 완전한 반도체 장치를 포함합니다. 그 후, 각 다이는 패키지에 부착되고, 외부 접점에 연결되고, 취급 및 환경으로부터 보호되고, 다시 테스트됩니다.

지역	주요 출력	독자 테이크아웃
프론트 엔드	작업 다이가 있는 패턴 웨이퍼	대부분의 트랜지스터 형성은 여기서 발생합니다
프로브	알려진-좋은 및 실패 다이 맵	수율은 다이싱 전에 측정됩니다
다이싱	개인 사망	기계적 품질은 여전히 중요합니다
포장	보드 사용 준비가 된 보호 칩	열, 전력, 신호 경로는 여기서 끝입니다

이것이 “완벽한 칩”이 잘못된 정신 모델인 이유입니다. Fabs 는 변형을 기대합니다. 그들은 주어진 제품 클래스의 목표를 충족하는 장치만을 테스트,정렬, 수리하고 패키징합니다.

고급 반도체 컴퓨터 칩이 대규모로 만들기 어려운 이유

어려움은 하나의 미스터리 기계가 아닙니다. 많은 좁은 제어 창이 함께 쌓여 있습니다: 결정 성장,웨이퍼 평탄도,입자 제어,포토 레지스트 동작,리소그래피 소스 안정성,에칭 형상,도펀트 용량,금속 충전,검사, 포장,물 공급,공구 가동 시간.

마이크로칩을 만드는데 몇 갤런의 물이 필요합니까?

웨이퍼 크기,다이 크기,프로세스 노드,레이어 수,수율, 물 재사용 및 팹 설계를 알지 못한 채 하나의 마이크로칩에 대해 정직한 단일 번호는 없습니다. 더 안전한 답변은 웨이퍼 또는 팹 규모에서 작동합니다. WEF/Ceres 는 2024 년에 평균 칩 제조 시설에서 하루에 약 천만 갤런의 초순수를 사용할 수 있다고 보고한 반면,오래된 CWR 분석에서는 약 2,200 갤런의 물이 필요한 30cm 웨이퍼 예에 대해 논의했습니다. 칩당 물 추정치를 고정된 사양이 아닌 시나리오 수학으로 처리합니다.

미국은 왜 대만처럼 칩을 못만들어?

미국 팹은 칩을 생산할 수 있지만 가장 진보된 주조 용량은 수년간 대만과 한국에 집중되어 있습니다. NIST 는 반도체 페이지에 미국이 전 세계 반도체 제조 용량의 12 퍼센트를 보유하고 있다는 SIA 데이터를 인용하면서 측정 과학,표준, 재료,계측, 테스트 및 제조 능력을 차세대 마이크로 전자공학에 필요한 영역으로 지적하고 있습니다. 역량 재건에는 팹, 공급업체, 숙련된 작업자, 프로세스 레시피, 수익률 학습 및 수요 약속이 필요합니다.

고급 칩은 각 층이 이전 오류를 앞으로 전달하기 때문에 어렵습니다. 표면 손상이있는 웨이퍼가 공정에 들어가더라도 나중에 약점을 찾는 비용이 증가합니다. 작은 리소그래피 드리프트는 전기 테스트가 끝날 때까지 나타나지 않을 수 있습니다. 물 정전으로 인해 팹 라인이 중단 될 수 있습니다. 포장 선택은 다이 자체가 작동 할 때에도 열 제거를 제한 할 수 있습니다.

다이아몬드 와이어 톱질이 칩 공급망에 적합한 곳

다이아몬드 와이어 톱질은 실리콘 웨이퍼 이야기의 시작 부분에 속합니다. 포토리소그래피,에칭 또는 포장과 동일하지 않습니다. 그 임무는 단단하고 부서지기 쉬운 잉곳 또는 재료 블록을 커프,두께, 표면 품질 및 파손 위험이 제어된 웨이퍼 또는 샘플로 바꾸는 것입니다.

DONGHE는 실리콘 웨이퍼 절단 페이지에 10-25m/s 와이어 속도, 60-120um 와이어 직경, 20-40N 와이어 장력, 0.3-1.0mm/min의 공급 속도, 10um 미만의 TTV, Ra를 포함한 프로세스 범위를 보고합니다. 0.3-0.6um 및 60-120um의 커프 손실. 그것들은 모든 팹에 대한 보편적인 사양이 아니라 페이지로 보고된 범위입니다. a를 비교하는 구매자에게 유용한 선별 질문입니다 실리콘 웨이퍼 절단 와이어 톱 a와 함께 SiC 웨이퍼 절단 톱, 사파이어 절단 철사 톱, 또는 잉곳 자르기 와이어 톱.

신청	주요 위험	절단 질문	조달 신호
태양 실리콘 웨이퍼	Kerf 손실 및 처리량	어떤 와이어 직경과 속도가 안정적으로 유지됩니까?	처리량과 재료 손실 데이터
IC 실리콘 웨이퍼	TTV 및 지하 손상	슬라이싱 후 평탄도는 어떻게 확인되나요?	검사 및 프로세스 제어 기록
SiC 또는 GaN 웨이퍼	공구 마모 및 가장자리 치핑	어떤 와이어 본드와 그릿이 사용됩니까?	경질재료 컷 내역입니다
R&D 샘플	소량 손실	정착물은 주문 모양을 취급할 수 있습니까?	반복 가능한 설정 노트

소량 테스트가 필요한 구매자도 비교할 수 있습니다 실험실 다이아몬드 철사 톱 옵션 포함 정밀도 다이아몬드 철사는 보았습니다 시스템. 취성 기판의 경우 DONGHE 의 단단하고 부서지기 쉬운 재료 절단 와이어 톱 카테고리는 더 넓은 애플리케이션 허브입니다.

시험 실행을 위한 웨이퍼 절단 준비 매트릭스

공급자 대화는 구매자가 결정 모체를 가져올 때 더 잘 작동합니다,물자 이름 뿐만 아니라. 아래에 모체는 선택,준비, 위험 검열을 위한 전 예심 체크리스트입니다. 그것은 팹 조리법이 아닙니다. 그것은 철사 톱 예심이 표본 커트에서 통제된 프로젝트로 이동할 충분한 과정 증거가 언제 있는지 결정하기 위한 여과기입니다.

청결도 및 측정 언어도 중요합니다. 클린룸 컨텍스트의 경우 ISO는 다음을 게시합니다 ISO 14644-1 공기 청정도 분류 및 더 넓은 범위 ISO 클린룸 카탈로그. 측정 및 교정 신뢰도를 위해, ISO/IEC 17025 는 유용한 참조점이며, ISO는 또한 a를 유지한다 계측 카탈로그. 반도체 절단에서 이러한 참조는 팹의 내부 규칙을 대체하지 않습니다. 시험 팀에 입자,측정 기록 및 교정 핸드오프를 위한 공유 언어를 제공합니다.

결정 분야	재판 전 기록	임계값 질문	요청할 증거
웨이퍼 크기	100mm, 150mm, 200mm 또는 300mm	고정 장치가 웨이퍼를 안정적으로 유지할 수 있습니까?	고정 장치 도면 및 시험 타임라인
목표 두께	0.525mm, 0.625mm, 0.725mm 또는 0.775mm	랩핑 후 허용되는 두께 창은 무엇입니까?	기준 측정 시트
철사 속도	DONGHE 의 10-25 m/s 범위는 600-1500 m/min 과 같습니다	재료 손실 규칙이 해당 속도를 허용하는 경우 사용하시겠습니까?	처리량 로그 및 와이어 마모 노트
철사와 kerf	0.060-0.120mm 와이어, 0.060-0.120mm 커프 손실	커프 손실은 프로젝트 경제성 내부에 있습니까?	재료 손실 계산
먹이고 끝내십시오	0.3-1.0mm/분 공급, 0.010mm TTV 타겟, 0.0003-0.0006mm Ra	어떤 값이 릴리스 임계값이 됩니까?	검사보고 및 재작업률
시험 일정	4 시간 체제, 8 시간 절단, 24 시간 검사, 30 일 반복 점검	결과는 언제 샘플에서 생산 결과로 이동합니까?	프로젝트 노트 및 배포 기록
수율 토론	0.5%, 1%, 2%, 또는 5% 불량률 대역	어떤 거부율이나 재작업율이 사례 연구를 중단합니까?	로트 기록, 기준선 및 구매자 승인 규칙

소규모 자격 실행의 경우,절단하기 전에 승인 시트를 작성합니다. 일부 팀은 0,25%, 0,5%, 1%,2% 와 같은 대역에서 파손 또는 재작업을 추적한 다음 내부 검사 방법이 해당 형식을 사용하는 경우 10ppm 또는 50ppm 입자 메모를 추가합니다. 2 시간 12 시간 후에도 동일한 설정이 유지되는지 기록합니다. 이 체크리스트를 사용하여 블로그 설명을 구매 주문으로 전환하지 않고 공급자를 비교합니다. 공급업체가 기준선,임계값, 거부율 정의 및 검사 방법을 표시할 수 없는 경우 첫 번째 결정은 가격이 아닌 시나리오가 통제된 시험을 위한 준비가 되었는지 여부입니다.

2026년 전망: 실리콘 웨이퍼 절단, 컴퓨터 처리 및 컴퓨팅 수요, EUV 및 고급 포장

2026 년 6 월 5 일 현재 세 가지 신호를 볼 가치가 있습니다. 첫째,실리콘 웨이퍼 수요가 회복되고 있습니다. SEMI 는 2025 년 10 월 28 일에 전 세계 실리콘 웨이퍼 출하량이 2025 년에 5,4 퍼센트 증가하여 12,824 백만 평방 인치로 예상되었으며 2028 년까지 15,485 백만 평방 인치가 예상된다는 기록을 세웠습니다.

둘째, EUV 광원 작업은 여전히 활발합니다. 2026년 6월 2일 Commerce와 NIST는 EUV 리소그래피 성능, 효율성 및 수율 병목 현상을 목표로 하는 자유 전자 레이저 프로토타입에 대해 xLight에 $1억 5천만 CHIPS 상을 발표했습니다.

셋째,고급 패키징은 계속해서 무게를 늘리고 있습니다. 더 작은 트랜지스터 기능은 여전히 중요하지만 최신 칩에는 더 많은 메모리 대역폭,더 나은 열 경로,칩렛 상호 연결 및 패키지 수준 수율 제어가 필요합니다. 웨이퍼 및 샘플 준비 구매자의 경우 이는 헤드라인이 리소그래피인 경우에도 슬라이싱 품질,엣지 상태 및 재료 유연성이 관련성을 유지한다는 것을 의미합니다.

자주 묻는 질문

Q: 실리콘 웨이퍼는 칩입니까?

답변 보기

아니. 실리콘 웨이퍼는 제작 중에 많은 칩을 운반하는 원형 기판입니다. 전기 테스트는 사용 가능한 다이를 찾아 다이싱으로 분리하고 포장은 각각의 좋은 다이를 배송 할 수있는 장치로 바꿉니다.

Q: 컴퓨터 칩의 원료는 무엇입니까?

답변 보기

대부분의 컴퓨터 칩은 실리콘으로 시작하는데,보통 실리카가 풍부한 모래에서 추출되어 고순도 단결정 실리콘으로 정제되는 것으로 논의됩니다. 그런 다음 결정은 잉곳으로 성장하여 웨이퍼로 슬라이스하고 광택 처리하고 세척하고 측정합니다. 그 웨이퍼는 포토리소그래피,에칭, 도핑,금속 상호 연결,프로브 테스트,다이싱 및 포장을 위한 평평한 작업 표면이 됩니다. 실리콘은 엔지니어가 도펀트로 전도도를 조정하는 동시에 이산화규소와 같은 유용한 절연층을 형성할 수 있기 때문에 인기가 높습니다.

Q: 컴퓨터 칩을 만드는데 얼마나 걸리나요?

답변 보기

장치 클래스,노드, 레이어 수,팹 흐름,테스트 계획 및 패키지 유형에 따라 다릅니다. 간단한 장치는 고급 로직 칩보다 빠르게 움직일 수 있습니다. 며칠이 아니라 몇 주 또는 몇 달 안에 생각하십시오.

Q: 칩 제조에 포토리소그래피가 사용되는 이유는 무엇입니까?

답변 보기

포토리소그래피를 통해 엔지니어는 작은 회로 패턴을 웨이퍼에 전송할 수 있습니다. 마스크,빛, 포토레지스트는 재료가 남아 있거나 제거될 위치를 정의합니다. 리소그래피가 없으면 팹은 트랜지스터,상호 연결,메모리 셀 및 논리 회로에 필요한 작고 정렬된 패턴을 반복할 수 없습니다. EUV 리소그래피는 13,5nm 파장이 더 작은 기능을 인쇄하는 데 도움이 될 수 있지만 진공,거울, 소스,저항 및 오염 문제를 가져오기 때문에 선택된 고급 레이어에 중요합니다.

Q: 칩 제조 공정에서 웨이퍼 절단은 어디에서 발생합니까?

답변 보기

두 절단 순간이 중요합니다. 잉곳 슬라이싱은 웨이퍼 제작 전 시작 근처에서 발생합니다. 다이싱은 웨이퍼 프로브 후 끝 근처에서 발생합니다. 둘 다 수율 위험에 영향을 줄 수 있습니다.

Q: 프론트엔드와 백엔드 칩 제조의 차이점은 무엇입니까?

답변 보기

프론트 엔드 제조는 웨이퍼에 트랜지스터와 회로 층을 구축합니다. 백 엔드 제조는 다이싱,포장, 연결,보호, 최종 테스트를 통해 테스트 된 다이를 사용 가능한 칩으로 바꿉니다. 두 영역 모두 다른 도구를 사용하지만 양쪽의 잘못된 입력으로 최종 출하 수율을 줄일 수 있습니다.

Q: 다이아몬드 철사 톱은 반도체 웨이퍼를 자를 수 있습니까?

답변 보기

예,다이아몬드 와이어 톱은 기계,와이어, 냉각수,고정물, 공정 설정이 재료와 일치할 때 실리콘 및 기타 단단한 취성 반도체 재료를 절단할 수 있습니다. 스크리닝 질문은 실용적입니다: 대상 두께,커프 한계,TTV, 가장자리 품질,배치량, 작업이 생산인지 R&D 인지 실리콘의 경우 구매자는 일반적으로 와이어 속도,와이어 직경,인장 제어,공급 속도,냉각수 전달,표면 거칠기,웨이퍼 파손 및 슬라이싱 후 검사에 대해 묻습니다. SiC 또는 사파이어의 경우 공구 마모 및 가장자리 치핑이 목록에서 더 높게 이동합니다.