Halfgeleiderproductie: het complete proces van zand tot chip

The productieproces voor halfgeleiders verandert een plak gezuiverd zand in een chip ter grootte van een vingernagel die miljarden transistors bevat. Het is een van de meest veeleisende productiesequenties op aarde: een enkele geavanceerde logische chip kan honderden tot meer dan 1.000 individuele processtappen doorlopen en ongeveer 90 patroonlagen voordat deze klaar is. Deze gids loopt de volledige stroom, van ruw silicium en het snijden van wafers door lithografie, etsen, doteren, metallisatie, in blokjes snijden en verpakken, en laat zien waar de moeilijkste, meest over het hoofd geziene techniek werkelijk plaatsvindt.

Wat is het halfgeleiderproductieproces?

Het halfgeleider fabricageproces is de opeenvolging van fysische en chemische stappen die geïntegreerde schakelingen, chips, laag voor laag bouwt op een dunne schijf van kristallijn silicium, een wafer genaamd, In plaats van één deel uit te snijden, drukt een fab hetzelfde circuitpatroon tegelijkertijd af over een hele wafer, waardoor honderden of duizenden identieke matrijzen tegelijk worden geproduceerd Elke matrijs wordt later uitgesneden en verpakt in de chip die in een telefoon, auto, of datacenter terechtkomt.

Wat het buitengewoon maakt is de herhaling. Een moderne chip wordt niet in zes stappen gemaakt, die zes wel categorieën. In de praktijk is de kernlus van deponeer een film → coat met resist → stel een patroon bloot → ets → dope wordt tientallen keren herhaald om ongeveer 90 lagen met patronen te stapelen. Hier is het idee dat de moeite waard is om te onthouden:

Hieronder vindt u de oriëntatiekaart voor de rest van deze gids, elke grote fase, wat deze doet en het soort apparatuur dat deze beheert.

Front-End versus Back-End: de twee helften van het maken van chips

Elke stap in de productie van halfgeleiders valt in een van de twee helften. De front-end (vaak wafer fabrication genoemd, of front-end-of-line) bouwt de transistors en bedrading op de wafer in de cleanroom De back-end (assemblage, verpakking en test, soms opgesplitst in wafertest en vervolgens assemblage) neemt de voltooide wafer, snijdt deze in individuele matrijzen en verandert elke matrijs in een bruikbare, beschermde chip. Een veelgebruikt vierfasenindustriemodel splitst dit op in waferfabricage, wafertest, assemblage/verpakking en eindtest.

Dat onderscheid is niet academisch, het verandert wie het werk doet, waar en tegen welke kosten. Zoals een procesingenieur het op een openbaar vraag- en antwoordforum verwoordde, bestaat front-end-of-line uit honderden unieke, kritische stappen die de transistor op de wafer creëren, en wel uit de back-end stappen die relatief gestandaardiseerd zijn. Dat verschil is precies de reden waarom de twee helften steeds vaker op verschillende continenten worden gebouwd.

Houd deze kaart vast Als je leest dat een land zijn eigen chip wil maken,“ betekent het bijna altijd front-end fabs, de duurste, moeilijkst te repliceren helft, terwijl back-end verpakkingen historisch geclusterd zijn in goedkopere regio's Die splitsing verandert nu, zoals het gedeelte over vooruitzichten uitlegt.

Van zand tot wafer: siliciumzuivering, ingrediënten en snijden

Voordat een enkele transistor een patroon krijgt, heb je een wafel nodig, en het maken ervan is een proces op zichzelf. Kwartszand wordt gereduceerd tot metallurgisch silicium en vervolgens gezuiverd tot polysilicium van elektronische kwaliteit dat beter is dan 99,99% puur (de meest veeleisende kwaliteiten bereiken negen tot elf negens). Dat polysilicium wordt gesmolten en door het Czochralski-proces tot een eenkristal “, waardoor een salami-vormige cilinder van monokristallijn silicium met een diameter tot 300 mm ontstaat.

Hoe worden siliciumwafels gemaakt?

Vervolgens wordt die staaf in dunne schijven gesneden, vervolgens gelapt, geëtst en gepolijst tot een bijna perfecte spiegelafwerking. Snijden is de stap die de meeste procesoverzichten overslaan, en het is degene die stilletjes het kwaliteitsplafond instelt voor alles wat volgt. Totale diktevariatie (TTV), boeg- en oppervlakteschade worden hier grotendeels bepaald, voordat er ooit een film wordt afgezet. Als de plak ongelijkmatig is, kan geen enkele hoeveelheid stroomafwaartse lithografie het verbruikte vlakheidsbudget volledig herstellen.

Snijden gebeurt met een silicon wafer snijden draadzaageen lange lus van dunne staaldraad bedekt met gebonden diamantschuurmiddel dat door de staaf zaagt. Volgens een overzicht uit 2025 van het snijden van wafels door onderzoekers van de Universiteit van Strathclyde (mechanische systemen en signaalverwerking, 2025), diamant draad zagen is de dominante wafer-slicing technologie geworden juist omdat het betere oppervlaktekwaliteit en lager kerf verlies levert dan oudere slurry methoden.

“Kerf” is het silicium dat door de snede zelf in stof is veranderd. Dit is de ongemakkelijke rekenkunde: met ultrafijne diamantdraad onder de 50 µm kan de kerfbreedte op ongeveer 60-80 µm worden gehouden, maar als je wafels snijdt die slechts ~150 µm dik zijn, kan het materiaal dat verloren gaat door de snede de dikte van de wafel die je bewaart benaderen. Op moderne lijnen met hoge doorvoer snijden meerdere draden een hele staaf tegelijk; dit multi-wire snijden aanpak is wat ervoor zorgt dat wafereconomie op grote schaal werkt.

Oxidatie en afzetting: de dunne filmlagen bouwen

Met een gepolijste wafel in de hand begint de front-end loop Elke cyclus heeft als eerste taak het neerzetten van een dunne film, de grondstof waarin het volgende patroon zal worden gesneden Films zijn slechts nanometer tot een paar honderd nanometer dik, en de methode is afhankelijk van het materiaal en de vereiste precisie.

• ✔Thermische oxidatielaat een silicium-dioxide isolerende laag groeien door de wafel te verwarmen in zuurstof of stoom Omdat dat oxide wordt gekweekt van het silicium zelf, het hecht uiterst schoon.
• ✔Chemische dampafzetting (CVD)reageert gassen op het waferoppervlak om films zoals siliciumnitride of polysilicium af te zetten.
• ✔Daarentegen, fysieke dampafzetting (PVD /sputteren) slaat atomen van een doelwit zodat ze zich op de wafel vestigen, meestal voor metalen.
• ✔Eindelijk, atomaire laagdepositie (ALD) legt één atoomlaag tegelijk neer voor de dunste, meest uniforme films, die worden gebruikt als apparaten krimpen.

Waarom zoveel methoden? omdat de taak van de film de techniek bepaalt Een isolator die gaatjesvrij moet zijn, een metaal dat een smalle sleuf moet vullen, en een poortdiëlektricum van een paar atomen dik vereisen elk een andere fysica, en elke nieuwe laag moet worden afgezet zonder de patroonlagen die er al onder zitten te verstoren Epitaxy, een verwante stap, laat een nieuwe siliciumlaag met één kristal groeien, uitgelijnd met de wafel eronder wanneer de prestaties van het apparaat een ongerept startoppervlak vereisen.

Fotolithografie: het printpatroon afdrukken

Fotolithografie is de bepalende stap van de productie van halfgeleiders, het bepaalt hoe klein de transistors kunnen zijn, en het wordt herhaald voor elk van de ~90 lagen. Eerst wordt de wafel bedekt met een lichtgevoelige film genaamd fotoresist, en vervolgens blootgesteld aan ultraviolet licht dat wordt geprojecteerd door een masker met patroon, of fotomasker, gemonteerd op een dradenkruis. Waar het licht landt, verandert de weerstand van chemie, waardoor de blauwdruk van het masker op de wafel wordt overgebracht.

Wat is fotolithografie bij de productie van halfgeleiders?

Het is fotografische patroonvorming op nanometerschaal Blootstellingsgolflengte stelt de resolutielimiet in: diep ultraviolet (DUV) licht bij 365 nm en 193 nm verwerkt oudere en middenbereikknooppunten, terwijl de allerfijnste kenmerken worden afgedrukt met extreem ultraviolet (EUV) licht bij slechts 13,5 nm, een golflengte die zo kort is dat het moet worden gegenereerd door tindruppeltjes te verdampen met een laser en volledig gefocust met spiegels, omdat het zou worden geabsorbeerd Voor elke laag loopt de lus: coat resist → align → belichten → ontwikkelen → inspecteren, en vervolgens de wafel aan etsen.

“Een EUV lithografie scanner weegt ongeveer net zoveel als twee Airbus A320”s en kost in de buurt van $380 miljoen Er is precies één bedrijf in de wereld dat ze maakt, dat je alles vertelt over waarom geavanceerde knooppunten zo geconcentreerd zijn.”

Die concentratie is het echte verhaal van lithografie Omdat de meest geavanceerde patroonvorming afhankelijk is van één enkele leverancier (ASML) en een handvol resist - en maskermakers, is fotolithografie zowel het technische hart van het proces als het grootste geopolitieke chokepoint, een thema dat weer opduikt in de zoekvraag, waar de belangstelling voor “ en ” EUV lithografie“ en ” is gestegen.

Ets, doping en ionenimplantatie

Lithografie creëert alleen een stencil in de resist Twee stappen maken van dat stencil echte circuits. Etsen verwijdert materiaal door de openingen in de resist, waardoor het patroon in de onderstaande film wordt geknipt Droog (plasma) etsen maakt gebruik van reactieve gassen voor scherpe, verticale zijwanden en is standaard op geavanceerde knooppunten; nat etsen maakt gebruik van chemische baden voor minder kritische lagen. De echte uitdaging is selectiviteit, waarbij precies de beoogde film wordt verwijderd zonder de onderliggende lagen te beschadigen, soms tot binnen een paar atoomlagen.

Dan komt doping, die silicium zijn schakelbaar elektrisch gedrag geeft Zuiver silicium is noch een goede geleider noch een goede isolator; door gecontroleerde onzuiverheden, boor om p-type gebieden, fosfor of arseen voor n-type te maken, introduceren ingenieurs de knooppunten die een transistorschakelaar maken. De huidige dominante methode is ionenimplantatie: doteringsatomen worden geïoniseerd, versneld, en tot een nauwkeurig gecontroleerde diepte en dosis in het silicium gebakken, waarna een uitgloei bij hoge temperatuur het kristal herstelt en de doteermiddelen activeert Voor sommige stappen worden nog oudere diffusieovens gebruikt, maar implantatie geeft de dieptecontrole die kleine geometrieën vereisen.

Metallisatie, verbindingen en CMP

Als de transistors eenmaal bestaan, moeten ze met elkaar worden verbonden, en op een moderne chip is die bedrading zijn eigen stad met meerdere verdiepingen. Deze back-end-of-line-trap (nog steeds in de waferfab, niet te verwarren met back-endverpakkingen) bouwt 10 of meer gestapelde lagen metalen verbindingen, meestal koper, gescheiden door isolerende diëlektrica. De dominante techniek is het koperdamasceenproces: sleuven zijn geëtst, bekleed, gevuld met gegalvaniseerd koper en het overtollige materiaal is weggepoetst.

Die polijst stapchemisch mechanische planarisatie (CMP)is de onbezongen held van meerlaagse chips Na elke metaallaag maalt en polijst CMP de wafel weer vlak, omdat lithografie zich alleen kan richten op een perfect vlak oppervlak. Sla hem over, en de kleine scherptediepte van een geavanceerde scanner betekent dat de volgende laag eenvoudigweg niet wordt afgedrukt. CMP wordt uitgevoerd na afzetting en metaalstappen door de stroom, soms tientallen keren per wafel.

Een voltooide wafel bestaat dus eigenlijk uit twee op elkaar gestapelde structuren: de transistors aan de onderkant, en een dicht web van koperen verbindingen erboven die stroom en signalen transporteren, allemaal gebouwd zonder ooit de onderliggende lagen te verstoren.

Wafer Test, In blokjes snijden, Assemblage & Verpakking

Wanneer de wafel de front-end fab verlaat, bevat hij honderden of duizenden afgewerkte matrijzen, maar het zijn nog geen chips. Back-end verwerking verandert ze in verpakte, testbare producten via vier bewegingen: sondetest, in blokjes snijden, assemblage en eindtest.

1. Wafelsonde / elektrische soort: elke matrijs wordt elektrisch getest op de wafel; storingen zijn gemarkeerd, zodat alleen goede matrijzen naar voren bewegen.
2. In blokjes snijden: de wafel wordt in individuele matrijzen gesneden. Het snijden gebeurt door een diamantblokzaag, laser of plasma, en net als het snijden van blokken is het een hard-en-bros snijprobleem waarbij kerf, chipping en randsterkte de opbrengst bepalen. Precisie diamantdraad en bladdosering worden gebruikt waar dunne of kwetsbare matrijzen geen afbrokkeling kunnen verdragen.
3. Montage/verpakking: elke goede matrijs wordt aan een substraat gehecht en met de buitenwereld verbonden door draadverbinding of flip-chip-hobbels, en vervolgens ingekapseld Pakketstijlen variëren van BGA en QFN tot chip-scale verpakking op waferniveau (WLCSP) en gestapelde 3D-pakketten.
4. Laatste komt laatste testende verpakte chip wordt opnieuw gecontroleerd op spanning en temperatuur voordat deze wordt verzonden.

Decennia lang werd deze back-end behandeld als de “easy”-helft. Die veronderstelling is nu achterhaald: geavanceerde verpakking, stapelen en koppelen van meerdere matrijzen in één pakket, is een primaire manier geworden om prestatieschaling te behouden naarmate de transistor afneemt.

Inside the Fab: Cleanroom, uitrusting en kosten

Al het front-end gebeurt in een cleanroom, omdat bij deze afmetingen een enkel deeltje in de lucht een matrijs kan verpesten. Fabs worden geclassificeerd onder ISO14644-1, de internationale norm voor schone reinheid, met kritische lithografie- en etsgebieden die grofweg op ISO-klasse 1-5 worden gehouden, wat betekent dat de lucht slechts een handvol submicrondeeltjes per kubieke meter vervoert, duizenden keren schoner dan de operatiekamer van een ziekenhuis.

Die omgeving, plus de machines erin, is de reden waarom fabs tot de meest kapitaalintensieve fabrieken behoren die ooit zijn gebouwd.

Een nieuwe geavanceerde fab draait routinematig $10-20 miljard, waarbij het gebouw en zijn ultraschone nutsbedrijven alleen al enkele miljarden kosten voordat er één enkel gereedschap wordt geïnstalleerd. Gereedschap is verantwoordelijk voor de rest: lithografiescanners, etsers, depositiekamers, implantatoren en metrologie, geleverd door een korte lijst van bedrijven, waaronder ASML, Applied Materials, Lam Research en Tokyo Electron. Dit is het eerlijke antwoord op een vraag waar miljoenen mensen elke maand naar zoekenwaarom kunnen niet meer landen gewoon hun eigen chips bouwen? Die barrière is geen geheimhouding; het is het toegangsbewijs van meerdere miljarden dollars, het EUV-aanbod met één bron en de jaren die nodig zijn om een hoge opbrengst te bereiken.

Industry Outlook 2026: EUV, geavanceerde verpakking en reshoring

De productie van halfgeleiders staat niet stil en drie krachten hervormen deze momenteel.

Marktrichting. Volgens de mondiale halfgeleidermarkt bedroeg de mondiale halfgeleidermarkt in 2025 ongeveer 1,4 tot 796 miljard dollar Briefing van het Europees Parlement in 2026 over de Chips Act, gedreven door de vraag naar datacenter en AI-silicium. De 2026 Deloitte halfgeleidervooruitzichten de projecten zetten de sterke omzet voort, naast een scherpere focus op het risico op de toeleveringsketen.

Technologie evolutie. Twee ploegen zijn het belangrijkst. Ten eerste blijft de lithografie oprukken naar High-NA EUV om functies nog kleiner te maken. Ten tweede, en meer ontwrichtendgeavanceerde verpakking gaat van bijzaak naar main event Een analyse uit 2025 van Georgetown's Centrum voor Veiligheid en Opkomende Technologie (CSET) stelt dat het stapelen en integreren van meerdere matrijzen (heterogene en 3D-verpakkingen) nu van cruciaal belang is voor de prestaties en de beveiliging van de toeleveringsketen, en niet voor een back-endartikel. De vraag naar materialen met een brede bandafstand neemt ook toe, waardoor de technologie voor het snijden van wafels naar hardere substraten wordt getrokken, zoals siliciumcarbide (SiC) wafelsnijden, sapphire wafer slicing, en hoge doorvoer solar silicon snijden.

Beleid en geografie. Reshoring is de kop De Vereniging voor halfgeleiderindustrie projecteert ongeveer $2,3 biljoen aan kapitaaluitgaven van de industrie in de periode 2024-2032 (tegenover $720 miljard in het voorgaande decennium) en verwacht dat de Amerikaanse productiecapaciteit tegen 2032 ruwweg zal verdrievoudigen. De Europese Chips Act 2.0 gaat in dezelfde richting. Eén vangst, gedocumenteerd in de hele sector, is dat het bouwen van een toonaangevende fabriek buiten Azië langer kan duren en meer kan kosten, dus de komende jaren gaan over het dichten van die kloof, en niet alleen over het aankondigen van projecten.

Wat hiermee te doen: als u chips koopt of investeringen in apparatuur plant voor 2026-2027, let dan op de geavanceerde verpakkingscapaciteit en het aanbod van wafersubstraten, net zo goed als de belangrijkste knooppuntrace, dat zijn waar de knelpunten (en kansen) zich verplaatsen.

Veelgestelde vragen